用cyclone II FPGA的PLL不可以使用8M产生50M的时钟,要满足什么条件?

来源:学生作业帮助网 编辑:作业帮 时间:2024/04/28 18:54:37
用cyclone II FPGA的PLL不可以使用8M产生50M的时钟,要满足什么条件?

用cyclone II FPGA的PLL不可以使用8M产生50M的时钟,要满足什么条件?
用cyclone II FPGA的PLL不可以使用8M产生50M的时钟,要满足什么条件?

用cyclone II FPGA的PLL不可以使用8M产生50M的时钟,要满足什么条件?
1.请查看cyclone 2 的手册 PLL部分,PLL倍频是有一定的倍率
比如 4 8 16 ==
2.8M的时钟 如果要变成50M的 最好是先倍频上一个比50M大的时钟
然后再通过分频器分出一个50M的出来
3.为了避免做分数分频,最好是50M的整数倍 ,比如100M 150M
8和50的公因数是200,但是200/8=25倍
我很担心没有这高的倍频的PLL 如果没有的话 使用12.5倍的PLL 然后再做分频变成50M

用cyclone II FPGA的PLL不可以使用8M产生50M的时钟,要满足什么条件? altera 公司的cyclone II FPGA如何从10M外部时钟分频到2.048KHz,50M外部时钟是否也可以? altera 公司的cyclone II FPGA如何从10M外部时钟分频到2.048KHz50M外部时钟是否也可以?altera 公司的cyclone II FPGA如何从10M外部时钟分频到2.048MHz 应该是2.048MHz ,不是K! Nios II到底是干什么用的?我刚学FPGA,学了Verilog语言,现在在学仿真,用quartus仿真,Nios又是干什么用的,好像学FPGA的都在学这个啊,具体用到什么地方? 怎样配置cyclone FPGA的管脚功能我看器件手册上写的,一个管脚有三栏定义,pin name/function,optional function,configuration function请问这三者有什么异同,还有我怎样选择一个管脚的功能,除了设计电路板 根据CPLD与FPGA的特点,试问Altera公司的Cyclone系列器件属于什么类别的PLD器件?ACEX系列器件又属于什么类EDA技术及应用教程课后习题 FPGA各型号最多有几个锁相环我就是想问altera公司,想从芯片型号看最多可以有几个锁相环.那根据你的第二段来说,altera公司的cyclone系列最多有4个锁相环? FPGA处理一帧图像的速度?FPGA的外设,怎么用起来? 电子设计大赛用FPGA做的话,涉及哪些FPGA的知识 hurricane tornado cyclone 三者的区别? FPGA的通俗理解? 我现在需要用STM32控制FPGA并且和FPGA进行通讯,请问STM32和FPGA的接口怎样才能实现呢 用通俗的词来形容一下fpga是什么 用FPGA如何实现fir滤波器的设计 Altera的FPGA要用什么软件呀 请问VHDL语言都可以给CPLD和FPGA编程么,CPLD和FPGA哪个用的广? FPGA配置芯片的时钟和FPGA一致吗 FPGA与CPLD的区别?